SPS(Semiconductor Package Substrate)
미세한 회로의 고밀도 기판으로 반도체의 전기적 신호를 메인보드에 연결하는 반도체패키징 공정의 핵심부품입니다.
고신뢰성이 요구되는 다양한 모바일 기기와 automotive에 사용됩니다.
-
Overview
- WBCSP (Wire Bond Chip Scale Package)
- 반도체 Chip의 크기가 Substrate 기판 면적의 80% 이상이 되며 Gold Wire로 Chip과 Substrate를 연결한 제품을 WBCSP라고 합니다.
- Chip Stack을 통해 Multi Packaging이 가능하기 때문에, 소형화를 요구하는 모바일 기기향 Memory Chip Packaging에 널리 사용됩니다.
- Application (적용분야)
- mobiles Memory (LPDRAM/mobiles NAND), SSD용 NAND
-
Core Technology (주요 핵심 기술)
- Pattern Process : Tenting, MSAP
- Thin Substrate
- Cored / Coreless
-
Specifications
HVM Sample Layer/Thickness/
CCL Thickness2L 100µm 40µm 94µm 30µm 3L 80µm (Coreless) 70µm (Coreless) 4L 120µm 35µm, 30µm 110µm 30µm Trace Pitch
(Width/Space)Tenting 50pt (25/25) ← MSAP 40pt (20/20) ← B/F Pitch
(Width/Space)Tenting 60pt (25/10) 50pt (20/10) MSAP 60pt (30/15)
55pt (25/15)50pt (25/10)
45pt (20/10)SR LPSR AUS308, AUS320 ← DFSR SR1, MG3, MG1_Z, AUS410, SR3 ← Material Low CTE, Low Stress ← -
Product Image